(4) Japanese Patent Application Laid-Open No. 62-248248 (1987) "Semiconductor Memory Device"

The following is an extract relevant to the present invention:

5

10

15

20

This invention provides for formation of a semiconductor memory device which includes: a semiconductor substrate of one conductivity type including a highly-doped impurity region and a lightly-doped impurity region on the highly-doped impurity region; a MOS transistor for reading out a signal, which is formed on the lightly-doped impurity region of the semiconductor substrate; a trench formed adjacent to a source region of the MOS transistor so as to extend into the highly-doped impurity region of the semiconductor substrate; first and second parts of a capacitor; and a conductive layer for a bit line, which is formed on the second part of the capacitor with an interlayer insulating film interposed therebetween and is electrically connected to a drain region of the MOS transistor. The first part of the capacitor includes: a dielectric part composed of a thin insulating film formed on an inner wall of the trench; and one of opposite electrodes composed of a portion of a first polysilicon layer which is buried in the trench and is electrically connected to the source region. The second part of the capacitor includes: a different portion of the first polysilicon layer which extends to a required portion; a dielectric part composed of a thin insulating film deposited on the different portion of the first polysilicon layer; and a second polysilicon layer electrically connected to the highly-doped impurity region of the semiconductor substrate.

19日本国特許庁(JP)

① 特許出頭公開

⑩公開特許公報(A)

昭62 - 248248

Mint, Cl.

證別記号

庁内整理番号

匈公開 昭和62年(1987)10月29日

H D1 L 27/10 G 11 C 11/34

352

7735~5F

審査請求 未請求 発明の数 1 (全4百)

の発明の名称 半導体記憶装置

> 创特 頤 昭61-91185

❷出 願 昭61(1986)4月22日

三井 ②発

真 司

門真市大字門真1006番地 松下電子工業株式会社内 門真市大字門真1006番地

松下電子工業株式会社 弁理士 星野 恒司

外1名

- 1. 発明の名称 半游体配位数量
- 2. 特許請求の範囲

高不和物源度領域の上に低不純物機度領域を有 する一選健型半導体装板の前記低不載物濃度領域 上に形成された信号銃出用MOSトランジスタと、 前記MOSトランジスタのソース銀城に解接して 形成され前記半導体基板の高不頼物器度低減まで 入り込んだトレンチと、このトレンチの内壁に形 成された絶象辞饌を耕電体とし、前記高不純物濃 度倒域及び前記トレンチ内を埋めかつ前記ソース 領域に徴気的に技能された第1のポリシリコン層 を対向徴報とする第1のキャパシタ部と、所要部 分まで延設された紋配第1のポリシリコン層、こ の上に弑居された誘炮体としての絶縁群膜、前記 半導体基板の高不純物濃度領域に電気的に接続さ れた第2のポリシリコン層からなる第2のキャパ シタ都と、この第2のキャパシタ部の上に層間絶 級層を介して形成され前記MOSトランジスタの

ドレイン領域に電気的に接続されたビットライン 用導電層とからなり、前記第1のキャパシタ部と 第2のキャパンタ部とをメモリセルキャパンタと することを特徴とする半導体記憶数図。

3. 発明の詳単な説明

(政策上の利用分野)

本発明は、半導体記憶装置に係り、特に、情報 習顔部にあたるメモリセルの構造に関するもので

(従来の技術)

近年、半導体メモリ装置、特にDRAMの高粱 敬化は目覚ましいものがある。このDRAMは、 記憶情報を電荷の形で治えるキャパシタ及びこの 世荷の放出し・谷込みを行なうスイッチングトラ ンジスタからなるメモリセルをアレイ状に配列し たメモリセルアレイと、周辺国路とを同一チップ 内に形成した群成となっている。大容量化、筋染 **被化が進むにつれて、メモリセルアレイがチップ** 面尞の大半を占めるようになり、メモリセル単体 を教制化することが大容量化、高粱積化に不可欠

特開昭62-248248(2)

となった。このため、最近では、微細化しても充分な容積容量が確保できる第2回に示したようなトレンチキャパシタを有するメモリセルが採用されつつある。

(発明が解決しようとする問題点)

ところが、このタイプのメモリセルの問題とし

純物油皮 領域の上に低不純物 額皮領域を有する一 導電型半導体装板の前記低不載物族皮領域上に形 成された信号読出用MOSトランジスタと、その MOSトランジスタのソース組織に隣接して形成 され半導体拡板の高不純物濃度領域まで入り込ん だトレンチと、このトレンチの内壁に形成された 絶駄薄膜を誘電体とし、高不純物濃度領域及びト レンチ内を埋めかつソース領域に電気的に接続さ れた第1のポリシリコン間を対向電優とする第1 のキャパシタ部と、所要部分まで延設された第1 のポリシリコン層、この上に發見された誘動体と しての絶験辞談、半期修益板の高不純物濃度領域 に低気的に接続された第2のポリシリコン層から なる第2のキャパシタ部と、この第2のキャパシ 夕郎の上に周間絶縁層を介して形成されMOSト ランジスタのドレイン領域に電気的に接続された ビットライン用導電灯とから構成されるものであ

(作 用)

この韓成によれば、メモリセルキャパシタの容

て、キャパシタ部を毎板深部に埋め込まれたトレ ンチに形成しているため、キャパシタ部の実効面 継が大きくなって祝祝狩量は充分飛保できるもの の。キャパシタに"1"の情報が保たれている時。 叩ちソース部22とトレンチ内壁のSi基板21の設面 が疏似位状態にある時、これらの部分に空乏層27 が広がって、チップを収容しているパッケージ材 料から放出されるα線がSi基板2lを通過するとき に発生する電子の収集量が増加し、同一蓄積容量 の平面型セルキャパシタに比べてソフトエラー串 が一桁以上も悪くなってしまうという問題があっ た。更に、隣接するセルキャパシタ間の保持情報 が異なる場合、叩ち、セルキャパシタ間に遠位姿 が存在する場合、両セルキャパシタの空乏層がつ ながって電位勾配に起因したいわゆるパンチスル 一電流が流れ、この危波がリーク低流となってD RAMの記憶保持能力を示すポーズタイム特性が **劣化するといった問題があった。**

(問題点を解決するための手段)

上記問題点を解決するために、本発明は、高不

(実施例)

以下、実施例について図面を用いて説明する。 第1回は、本格明の一実施例を示す半導体メモリ 数置のメモルセル部の新面構造を示したものであ る。1は10¹³/d|程度まで高濃度化した p 型Si 基 板で、セルキャパシタ部の一方のブレート電板を 担う。2 はその上に成長させた、p 型Si 基板 1 よ り低濃度の p 型Si エピタキシャル層である。3 は 寄生M O S トランジスタの発生を防ぐための p 型

特開昭62-248248(3)

分雑鉱散層、4 はその上の分離酸化膜、5 はスイッチングトランジスタである MOSトランジスタのゲート酸化膜、6 はそのゲート電梗、7 はドレイン n * 拡散部で、ビットラインに接続される。8 はソース n * 拡散部、9 は各電極間の層間絶縁 膜、10 a 。10 b はセルキャパンタ部の調査体を構成する絶縁薄膜、11 はポリシリコンからなるキャパシタ部の信方のプレート電極で、四示していないがSi基板 1 に電気的に接続されている。13はビットライン用のAI配線である。

以上のような核成のセルキャパシタは、トレンチ内に埋め込まれた第1のキャパシタ部分と、平面的に形成された第2のキャパシタ部分からなっており、従って高集観化に応じてメモリセル単体の寸法が越小化されても、トレンチ深さと平面状の部分との適切な配分により、透研容量の絶対値を設計仕様に応じて調節することが可能である。またソースn*拡散部8の面積を設計上及びプロセス上の許容限算まで小さくすることにより接合

OSトランジスタのゲート電極、 7 …ドレイン n * 拡散部、 8 … ソース n * 拡散部、 9 … 層間絶縁順、 10 a , 10 b … キャパシタ絶縁等膜、 11 … ストレージ電極、 12 … プレート電極、 13 … ビットライン用 4 & 配線。

特許出順人 松下電子工業株式会社

代理人 垦野饵



上昇

拡放面積を低減できるため、リフレッシュ動作を 決めるリーク特性の向上を図ることができ、さら に高額皮抜板の採用でトレンチ内壁、基板側の空 乏別の拡がりを充分抑制できるため、α線により 発生する電子の収集量が減少するとともに、群接 するセル側のリーク催掘も抑制される。


(発明の効果)

以上説明したように、本発明によれば、メモリセルの高税容量を増加させることができるとともに、ソフトエラー耐性も充分で、かつセル回リークを無視できる構造であり、微和化によって一層の高粱硬化、大容量化が実現できるものである。
4. 回面の簡単な説明

第1図は、本発明の一実施鋼を示す半導体メモリ数配のメモリセル部の断面図、第2図は、従来のトレンチ構造のメモリセル部の断面図である。

1 … 高額度 p 型 S1 数板 、 2 … 低額度 p 型 エピタキシャル暦 、 3 … 楽子分離用拡散 歴 、 4 … 楽子分離用酸化酸 、 5 … M O Sトランジスタのゲート酸化酸 、 6 … M

第 1 図



|… 新蓬发口型SL基础

2… 低温度pzzc对公心身

3… 京子分離前指數層

4… 素猪粉用酸化膜

5… ゲート酸化酸

6… ゲート追巡

アッドレリンが 拡散節

B ツリース n 江東砂

9… 看明兒虛蹊


10a,10b… ちパシタ矩線浮使

リッストレージ电粒

12ープレート 夏年

は一ピットライン日本と氏格

第 2 図



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成5年(1993)10月29日

【公開番号】特開昭62-248248 【公開日】昭和62年(1987)10月29日 【年通号数】公開特許公報62-2483 【出願番号】特願昭61-91185 【国際特許分類第5版】

H01L 27/108

C11C 11/403

HO1L 27/04 C 8427-4M

(FII

HO1L 27/10 325 D 8728-4M

G11C 11/34 352

手統補正替(解)

平成 4 年 8 月 28日

特許庁長官 麻 生 彼 殴

1 事件の表示 特顧昭 61-91185号

2 発明の名称 半導体記憶装置

3 補正をする者

事件との関係 特許出願人

住 所 大阪府門真市大学門真1006番地

名 称 (584) 松下電子工業株式会社

代表岩

植 上 一 爲

4 代 理 人

住 所 東京都港区西新橋3丁目3番3号

ベリカンビル 6 階

氏 名 (6308) 弁理士 武 田 元 数 []

電話 03 (3431) 8111番 (代表)

5 補正により増加する発明の数

6 補正の対象 明細書の特許請求の範囲及び発明の詳細な

説明の顕

7 補正の内容

- (1) 特許請求の範囲を別紙の通り訂正する。
- (2) 明細書第3頁第6~8行の「トレンチ内壁 の半導体基板面およびそれに電気的に接続される スイッチングトランジスタであるMOSトランジ スタのソース個22を一方のキャパシタ電極とし、」 を次のように訂正する。

「トレンチ内壁およびトレンチ周囲の一部の半導体基板表面にスイッチングトランジスタであるMOSトランジスタのソース部22を形成し、このソース部22を一方のキャバシダ電径とし、」

- (3) 関第5頁第1~2行の『一導館型半導体基板』を『一導電型の半導体基板』に訂正する。
- (4) 岡賢第6~14行の「このトレンチの内壁に 形成された……第2のキャパシタ部と、」を次の ように訂正する。

「このトレンチの内壁に形成された第1の絶縁薄膜を誘電体とし、トレンチ内を埋めかつソース領域に鬼気的に接続された第1の導電層と半導体基板内の高不純物濃度領域を対向電極とする第1のキャパシタ部と、所要部分まで延設された第1の